可配置逻辑模块(PLBs)
• 优化的LUT4/LUT5组合设计
• 双端口分布式存储器
• 支持算数逻辑运算
• 快速进位链逻辑
高性能,灵活的输入/输出缓冲器
可配置支持以下单端标准
- LVTTL、LVCMOS (3.3/2.5/1.8V/1.5/1.2V)
- PCI
通过配置支持以下差分标准
- LVDS,Bus-LVDS,MLVDS,RSDS,LVPECL
源同步输入/输出接口
· 输入/输出单元包含DDR寄存器
· Generic DDR
高性能,灵活的输入/输出缓冲器
· 可配置支持以下单端标准
· LVTTL、LVCMOS (3.3/2.5/1.8V/1.5/1.2V)
· PCI
· SSTL 3.3V and 2.5V (Class I and II)
· SSTL 1.8V and 1.5V (Class I)
· HSTL 1.8V and 1.5V (Class I)
· 通过配置支持以下差分标准
· LVDS,Bus-LVDS,MLVDS,RSDS,LVPECL
· 支持热插拔
· 可配置上拉/下拉模式
· 片内100欧姆差分电阻
· 可配置施密特触发器,0.5V迟滞
配置模式
· MSPI模式
· 从模式串行 (SS)
· 从模式并行x8 (SP)
· 主模式并行x8 (MP)
· JTAG模式 (IEEE-1532)
增强安全设计保护
· 每个芯片拥有的64位DNA
· 支持位流AES加密
嵌入式硬核IP
· 内置环形振荡器
丰富封装形式
· caBGA332
· caBGA400
定位通信、工业控制和服务器市场,多支持336个 I/O,满足客户板级IO扩展应用需求。EF3器件采用先进的55nm低功耗工艺,优化功耗与性能,并可以通过低成本实现较高的功能。器件旨在用于大批量、成本敏感的应用,使系统设计师在降低成本的同时又能够满足不断增长的带宽要求。