GD32F105RBT6MCU 兆易创新 GD32F303RET6

大多数的DSP应用（如蜂窝电话和调制解调器）都是严格的实时应用，所有的处理必须在*的时间内完成。这就要求程序员准确地确定每个样本需要多少处理时间，或者，至少要知道，在坏的情况下，需要多少时间。如果打算用低成本的GPP去完成实时信号处理的任务，执行时间的预测大概不会成为什么问题，应为低成本GPP具有相对直接的结构，比较容易预测执行时间。然而，大多数实时DSP应用所要求的处理能力是低成本GPP所不能提供的。 这时候，DSP对高性能GPP的优势在于，即便是使用了高速缓存的DSP，哪些指令会放进去也是由程序员（而不是处理器）来决定的，因此很容易判断指令是从高速缓存还是从存储器中读取。DSP一般不使用动态特性，如转移预测和推理执行等。因此，由一段给定的代码来预测所要求的执行时间是完全直截了当的。从而使程序员得以确定芯片的性能限制

2. 存储器结构
传统上，GPP使用冯.诺依曼存储器结构。这种结构中，只有一个存储器空间通过一组总线（一个地址总线和一个数据总线）连接到处理器核。通常，做一次乘发生4次存储器访问，用掉至少四个指令周期。
大多数DSP采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器核，允许同时对它们进行访问。这种安排将处理器存储器的带宽加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP得以实现单周期的MAC指令。
典型的高性能GPP实际上已包含两个片内高速缓存，一个是数据，一个是指令，它们直接连接到处理器核，以加快运行时的访问速度。从物理上说，这种片内的双存储器和总线的结构几乎与哈佛结构的一样了。然而从逻辑上说，两者还是有重要的区别。
GPP使用控制逻辑来决定哪些数据和指令字存储在片内的高速缓存里，其程序员并不加以*（也可能根本不知道）。与此相反，DSP使用多个片内 存储器和多组总线来保证每个指令周期内存储器的多次访问。在使用DSP时，程序员要明确地控制哪些数据和指令要存储在片内存储器中。程序员在写程序时，必 须保证处理器能够有效地使用其双总线。
此外，DSP处理器几乎都不具备数据高速缓存。这是因为DSP的典型数据是数据流。也就是说，DSP处理器对每个数据样本做计算后，就丢弃了，几乎不再重复使用。

单片机出现的历史 [1] 并不长，但发展十分迅猛。 它的产生与发展和微处理器的产生与发展大体同步，自1971年美国Intel公司首先推出4位微处理器以来，它的发展到目前为止大致可分为5个阶段。下面以Intel公司的单片机发展为代表加以介绍。
1971-1976
单片机发展的初级阶段。 1971年11月Intel公司首先设计出集成度为2000只晶体管/片的4位微处理器Intel 4004, 并配有RAM、 ROM和移位寄存器, 构成了台MCS—4微处理器, 而后又推出了8位微处理器Intel 8008, 以及其它各公司相继推出的8位微处理器。

在20世纪值得人们称道的成就中，就有集成电路和电子计算机的发展。20世纪70年代出现的微型计算机，在科学技术界引起了影响深远的变革。在70年代中期，微型计算机家族中又分裂出一个小小的派系--单片机。随着4位单片机出现之后，又推出了8位的单片机。MCS48系列，特别是MCS51系列单片机的出现，确立了单片机作为微控制器（MCU）的地位，引起了微型计算机领域新的变革。在当今世界上，微处理器（MPU）和微控制器（MCU）形成了各具特色的两个分支。它们互相区别，但又互相融合、互相促进。与微处理器（MPU）以运算性能和速度为特征的飞速发展不同，微控制器（MCU）则是以其控制功能的不断完善为发展标志的。