可配置逻辑模块(PLBs)
• 优化的LUT4/LUT5组合设计
• 双端口分布式存储器
• 支持算数逻辑运算
• 快速进位链逻辑
高性能,灵活的输入/输出缓冲器
可配置支持以下单端标准
- LVTTL、LVCMOS (3.3/2.5/1.8V/1.5/1.2V)
- PCI
通过配置支持以下差分标准
- LVDS,Bus-LVDS,MLVDS,RSDS,LVPECL
时钟资源
· 16个全局时钟
· 多支持2个PLLs用于频率综合
· 5路时钟输出
· 分频系数1到128
· 支持5路时钟输出级联
· 动态相位选择
配置模式
· 主模式串行PROM (MS)
· 主模式串行SPI (MSPI)
· 从模式串行 (SS)
· 主模式并行x8 (MP)
· 从模式并行x8 (SP)
· JTAG模式 (IEEE-1532)
配置模式
· MSPI模式
· 从模式串行 (SS)
· 从模式并行x8 (SP)
· 主模式并行x8 (MP)
· JTAG模式 (IEEE-1532)
增强安全设计保护
· 每个芯片拥有的64位DNA
· 支持位流AES加密
嵌入式硬核IP
· 内置环形振荡器
丰富封装形式
· caBGA332
· caBGA400
高性能,灵活的输入/输出缓冲器
· 可配置支持以下单端标准
· LVTTL,LVCMOS(3.3/2.5/1.8V/1.5/1.2V)
· PCI
· 可配置支持以下差分标准
· LVD,Bus-LVDS,MLVDS,RSDS,LVPECL
· BANK 0 和 2 支持 True LVDS 输出,所有 BANK 均支持单端和差分输入
· 支持热插拔
· 片内100欧姆差分电阻
.可配置支持上拉下拉模式
.兼容5V输入