PSC5415EFPGA PM065651

配置模式
· MSPI模式
· 从模式串行 (SS)
· 从模式并行x8 (SP)
· 主模式并行x8 (MP)
· JTAG模式 (IEEE-1532)
增强安全设计保护
· 每个芯片拥有的64位DNA
· 支持位流AES加密
嵌入式硬核IP
· 内置环形振荡器
丰富封装形式
· caBGA332
· caBGA400

灵活的逻辑结构
· 8640个 LUTs，用户IO数量从60到184个
低功耗器件
· 先进的65nm低功耗工艺
· 静态功耗低至4mA
支持分布式和嵌入式存储器
· 支持500Kbits 嵌入块存储器
· 嵌入块存储器容量9 Kbits，可配置为真双口，8Kx1到512x18模式
· 支持70 Kbits分布存储器
· FIFO控制逻辑

支持热插拔
可配置上拉/下拉模式
片内100欧姆差分电阻
可配置施密特触发器，0.5V迟滞
兼容5V输入
优化MIPI HS/LP IO支持
时钟资源
• 16路全局时钟
• 针对高速I/O接口设计的2路IOCLK
• 优化全局时钟的2路快速时钟
• PLLs用于频率综合
- 7路时钟输出
- 分频系数1到128
- 支持5路时钟输出级联
- 动态相位选择
配置模式
• 主模式串行SPI (MSPI)
• 从模式串行 (SS)
• 从模式并行x8 (SP)
• 主模式并行x8 (MP)
• JTAG模式 (IEEE-1532)
BSCAN
• 兼容IEEE-1149.1
增强安全设计保护
• 每个芯片拥有的64位DNA
• 位流支持AES加密
嵌入式硬核IP
ADC
• 8比特逐次逼近寄存器型（SAR）
• 8个模拟输入
• 1MHz采样速率（MSPS）
• 内置环形振荡器
丰富封装形式
• 标准尺寸：TQFP/BGA
• 小尺寸： XWFN42

高性能，灵活的输入/输出缓冲器
· 可配置支持以下单端标准
· LVTTL，LVCMOS(3.3/2.5/1.8V/1.5/1.2V)
· PCI
· 可配置支持以下差分标准
· LVD，Bus-LVDS，MLVDS，RSDS，LVPECL
· BANK 0 和 2 支持 True LVDS 输出，所有 BANK 均支持单端和差分输入
· 支持热插拔
· 片内100欧姆差分电阻
.可配置支持上拉下拉模式
.兼容5V输入