可配置逻辑模块(PLBs)
· 优化的LUT4/LUT5组合设计
· 双端口分布式存储器
· 支持算数逻辑运算
· 快速进位链逻辑
嵌入式乘法器
· 支持3个M18x18
· 优化级联结构
· 运算精度:36x36, 36x181, 18x18, 9x9
通过配置支持以下差分标准
· LVDS,Bus-LVDS, MLVDS, RSDS, LVPECL
· 支持热插拔
· 可配置上拉/下拉模式
· 片内100欧姆差分电阻
时钟资源
· 针对高速I/O接口设计的2路IOCLK
· 16路全局时钟
· 多支持4个PLLs用于频率综合
· 5路时钟输出
· 分频系数1到128
· 支持5路时钟输出级联
· 动态相位选择
配置模式
· 主模式串行SPI (MSPI)
· 从模式串行 (SS)
· 主模式并行x8 (MP)
· 从模式并行x8 (SP)
· JTAG模式 (IEEE-1532)
每个芯片拥有的64位DNA
BSCAN
· 兼容IEEE-1149.1
嵌入式硬核IP
· ADC
·8比特逐次逼近寄存器型(SAR)
·8个模拟输入
·1MHz采样速率(MSPS)
· 集成电压监控模块
· 内置环形振荡器
灵活的逻辑结构
· 共3种器件,规模从4800到9280 LUTs
· 用户IO数量达336个
低功耗工艺
· 先进的55nm低功耗工艺
内置Flash
· 内置8Mb flash,*外部配置器件
支持分布式和嵌入式存储器
· 支持74Kbits分布存储器
· 支持270Kbits 嵌入块存储器
· 内置嵌入式存储模块,多种组合模式,可配置为真双口
· FIFO控制逻辑
支持热插拔
可配置上拉/下拉模式
片内100欧姆差分电阻
可配置施密特触发器,0.5V迟滞
兼容5V输入
优化MIPI HS/LP IO支持
时钟资源
• 16路全局时钟
• 针对高速I/O接口设计的2路IOCLK
• 优化全局时钟的2路快速时钟
• PLLs用于频率综合
- 7路时钟输出
- 分频系数1到128
- 支持5路时钟输出级联
- 动态相位选择
配置模式
• 主模式串行SPI (MSPI)
• 从模式串行 (SS)
• 从模式并行x8 (SP)
• 主模式并行x8 (MP)
• JTAG模式 (IEEE-1532)
BSCAN
• 兼容IEEE-1149.1
增强安全设计保护
• 每个芯片拥有的64位DNA
• 位流支持AES加密
嵌入式硬核IP
ADC
• 8比特逐次逼近寄存器型(SAR)
• 8个模拟输入
• 1MHz采样速率(MSPS)
• 内置环形振荡器
丰富封装形式
• 标准尺寸:TQFP/BGA
• 小尺寸: XWFN42