控制部分为摄像头上电、IIC控制接口,数据输出为摄像头拍摄的图传到主控芯片,所有要有data、行场同步和时钟号。GT2005/GT2015是CMOS接口的图像传感器芯片,可以感知外部的视觉信号并将其转换为数字信号并输出。
我们需要通过MCLK给摄像头提供时钟,RESET是复位线,PWDN在摄像头工作时应该始终为低。PCLK是像素时钟,HREF是行参考信号,VSYNC是场同步信号。一旦给摄像头提供了时钟,并且复位摄像头,摄像头就开始工作了,通过HREF,VSYNC和PCLK同步传输数字图像信号。 数据是通过D0~D7这八根数据线并行送出的。
Bayer阵列滤镜与像
感光元件上的每个方块代表一个像素块,上方附着一层彩色滤光片(CF),CF拆分完反射光中的 RGB成分后,通过感光元件形成拜尔阵列滤镜。经典的Bayer阵列是以2x2共四格分散RGB的方式成像, Quad Bayer阵列扩大到了4x4,并且以2x2的方式 将RGB相邻排列。
像素,即亮光或暗光条件下的像素点数量,是数码显示的基本单位,其实质是一个抽象 的取样,我们用彩色方块来表示。
图示像素用R(红)G(绿)B(蓝)三原色 填充,每个小像素块的长度指的是像素尺寸, 图示尺寸为0.8μm。
滤镜上每个小方块与感光元件的像素块对应,也就是在每个像素前覆盖了一个特定的颜色滤镜。比如红色滤镜块,只允许红色光线投到感光元件上,那么对应的这个像素块就只反映红色光线的信息。
随后还需要后期色彩还原去猜色,后形成一张完整的彩色照片。感光元件→Bayer滤镜→色彩还原, 这一整套流程,就叫做 Bayer阵列。
前照式(FSI)与背照式(BSI)
早期的CIS采用的是前面照度技术FSI(FRONT-SIDE ILLUMINATED),拜尔阵列滤镜与光电二极管(PD)间夹杂着金属(铝,铜)区,大量金属连线的存在对进入传感器表面的光线存在较大的干扰,阻碍了相当一部分光线进入到下一层的光电二极管(PD),信噪比较低。
技术改进后,在背面照 度技术BSI(FRONT-SIDE ILLUMINATED)的结构下,金属(铝,铜)区转移到光电二极管(PD) 的背面,意味着经拜尔阵列滤镜收集的光线不再众多金属连线阻挡,光线得以直接进入光电二极管;BSI不仅可大幅度提高信噪比,且可配合更复杂、更大规模电路来提升传感器读取速度。
通过CAM_MCLK给摄像头提供时钟,RST是复位线,PWDN在摄像头工作时应该始终为低。HREF是行参考信号,PCLK是像素时钟,VSYNC是场同步信号。一旦给摄像头提供了时钟,并且复位摄像头,摄像头就开始工作了,通过HREF,PCLK和VSYNC同步传输数字图像信号。数据是通过DATA0~DATA7这八根数据线并行送出的。
不同接口模式的工作时序
ITU-R BT 656输入时序图,这种方式下同步信号已经内嵌到视频数据中了,因此不需要额外的行和帧同步信号。; R5 ]+ o! c4 _" A5 I0 g
5.JPG
ITU-R BT 601输入时序图,这种方式下行和帧同步信号立于视频数据,因此需要同步信号。) s n% d" {' r; |. N
(ITU-R BT 601: 16位数据传输;21芯;Y、U、号同时传输。 6 ~7 R* d% L" Q0 W+ x ITU-R BT 656: 9芯,不需要同步信号;8位数据传输;串行视频传输;传输速率是601的2倍;先传Y,后传UV。)
同步信号的时延参数
Ø t1:表示VSYNC前、后插入周期
Ø t2:表示HREF前插入周期
Ø t3:表示 HREF宽度
Ø t4:表示HREF后插入周期
5、camera的时钟域,三个时钟:系统时钟、PCLK、MCLK
每个摄像头接口包括三个时钟域,每一个时钟域是系统总线时钟,*二个是摄像头像素时钟PCLK,*三个时钟域为内部时钟MCLK。系统总线时钟必需**PCLK, CAM_MCLK 必需固定频率分频,如PLL时钟。如果有外部时钟晶振,CAM_MCLK 空掉。不需要同步MMCLK,PCLK应该与schmitt-triggered电平移位器连接。
http://chuangke18.b2b168.com
欢迎来到深圳市科电电子有限公司网站, 具体地址是广东省深圳市宝安区31区水口花园6片37号205,老板是聂绍明。
主要经营深圳市科电电子有限公司代理分销:FPGA,sensor,LDO_UVC,储存快充芯片,环境光距离传感器.。
单位注册资金单位注册资金人民币 100 万元以下。
本公司主营:FPGA厂家,sensor厂家,LDO厂家,UVC,储存快充芯片,环境光距离传感器等产品,是一家优秀的电子产品公司,拥有优秀的高中层管理队伍,他们在技术开发、市场营销、金融财务分析等方面拥有丰富的管理经验,选择我们,值得你信赖!